PATENT ABSTRACTS OF JAPAN

(11)Publication number: 57-141768(43)Date of publication of application: 02.09.1982

(51)Int.CI. G06F 15/20

G06F 3/00


(21)Application number: 56-027473 (71)Applicant: KAWASAKI HEAVY IND

LTD

(22)Date of filing: 25.02.1981 (72)Inventor: TANEDA SADAHIRO

HIRAMATSU ARATA

(54) HIGH SPEED TRANSFERRING DEVICE FOR VIDEO INFORMATION



(57) Abstract:

PURPOSE: To reduce the latency time and to transfer video information at a high speed, by dividing the content of communication between processors into information for managing function such as transfer request and video information, and transferring the managing information via a ring data bus, and the video information via a common bus.

CONSTITUTION: In parallel processing of video information with a pluraity of processors, video memories 3 and 5 are connected to a common bus 16 of a parallel picture processor 4 via buffers 17 and 18. A plurality of units 13aW13d are connected with the common bus 16 and a ring data bus 15 is connected to the units 13aW13d via ring controllers 14aW14d. An internal bus 12a of the units 13aW13d is provided with a processor 8a, a system memory 10a, a video memory 11a and a DMA controller 22a. The

video information is transferred via the common bus 16, the managing information such as synchronism is transferred via a data bus 15, the waiting time is reduced and the video information is ransferred in high speed.

19 日本国特許庁 (JP)

⑪特許出願公開

¹² 公開特許公報(A)

昭57-141768

⑤Int. Cl.³ G 06 F 15/20 3/00 識別記号 103 101

庁内整理番号 6913-5B 6711-5B ⑤公開 昭和57年(1982)9月2日

発明の数 1 審査請求 未請求

(全 6 頁)

21)特

願 昭56-27473

22出

願 昭56(1981)2月25日

⑫発 明 者

種子田定博 明石市川崎町1番1号川崎重工

業株式会社明石工場内

⑫発 明 者 平松新

明石市川崎町1番1号川崎重工

業株式会社明石工場内

⑪出 願 人 川崎重工業株式会社

神戸市中央区東川崎町3丁目1

番1号

邳代 理 人 弁理士 西教圭一郎

明細 書

1、発明の名称

画像情報の高速転送装置

2、特許請求の範囲

画像情報を複数台のプロセサで並列処理するにあたり、プロセサ間の通信内容を同期、転送要求などの管理機能上の情報と、画像情報とに分け、管理機能上の情報の高速転送にはリングデータバスを用い、画像情報の高速転送には共通に転送するようにしたことを特徴とする画像情報の高速転送装置

3、発明の詳細な説明

画像情報を高速に処理するためには、一般に複数台のプロセサで並列処理する装置が用いられる。
この場合、対象となる画像情報は、いくつかの領域に分割され、各プロセサがそれぞれの領域を担当し、互いに同期連信、情報転送を行ないながら並列に処理を進めるが、ことで転送される情報量は比較的大きな容量となる。本発明は、並列処理

する装置自体に関するものではなく、並列処理を 行なりプロセサ間での情報の高速転送装置に関す るものである。

画像処理では、一般に第1図の構成の装置が用いられる。テレビカメラなどの機像装置1により、 数像された画像は、サンブルホールド回路とには、 りサンブリングされ、量子化されて画像情報にはする。 に格納される。この画像情報をでいるのでは、並列画像外型装置4が数分、平滑化、細球化なの結果は画像といるにはない。 して、が必要を行なった後、その結果は画像といるに格的される。 はデジタルーアナログ変換器6を介してモニタテレビで表示される。

並列面像装置4の内部における画像情報の高速 転送装置としては、従来から、大別すると、

(1) プロセサが入出力ポートなどを介して転送する装置と、

(2) プロセサを介さずにメモリ間で D M A 転送する装削とが用いられる。(1) の装置は情報量が大きい場合には、時間を要するため実用的でない。ま

た(2)の装置の代表的なものに、共通パスを介する ものと、リングデータバスを介するものがある。 共通パスを介する転送装置では、通常各メモリー がパツフアを介して共通パスに結合され、パスコ ントローラあるいはパス管理用プロセサが共通パ スの管理に当たる。そしてプロセサ間の通信には 優先順位が生じるため、プロセサ台数が増加する と、各プロセサの待ち時間が増大するという欠点 がある。さらにプロセサ台数の増加に伴い、バス コントローラあるいは、管理用プロセサの扱う情 報転送要求、同期などの管理機能情報の量が増加 し、これらの情報に対するパスコントローラの処 理がかなり複雑となる。リングデータバスを介す る転送装置では、通信手順が簡単である反面、転 送できる単位時間当たりの情報量が制限されるた め、プロセサの台数が増加するに従い、待ち時間 なしでプロセサ間で転送できる情報量が減少し、 画像情報のように容量の多い情報の高速転送には 適さない。

本発明では、画像情報の転送にあたり、管理機

第3図は、リングコントローラ14aの構成を 脱明する図である。プロセサ8aが送信したい悄 報をリングコントローラ14aへの入力パツファ (以後送信メイルポックスと呼ぶことにする。) 24aに入力すると、セレクタ23aはリングデ ータパス15aが空き状態であるかどうか調べ、 空き状態であると、送信メイルポックス24aの 情報を選択してシフトレジスタ25aに入力する。 一方では、リングデータバス15の情報を判別器 26 aが判別して、自分宛てのものを受信メイル ポックス28aに取り込む。プロセサ8aはリン グコントローラ14aの出力パツファ24a(以 後受僧メイルポックスと呼ぶことでする。)のス テータスを騙べて情報を取り込む。残余のリング コントローラ 1 4 b ~ 1 4 d もまた、リングコン トローラ14aと同一の構成を有する。

画像メモリ 3 は、 第 4 図のように 4 つの倒坡 2 9 a . 2 9 b . 2 9 c . 2 9 d に分割され、各ユニット 1 3 a ~ 1 3 d 内の画像メモリ 1 0 a . 1 0 b . 1 0 c . 1 0 d に分配される。たとえば晦

舵上の情報をリングデータバスを介して転送し、 画像情報を共通バスを介して転送することにより、 上記欠点を改善することを目的とする。

以下、図面を参照して本発明の一実施例を説明 する。第2凶は、第1凶に示された並列画像処理 装置4の構成を説明する凶である。この装置4は、 400 1 2 2 1 3 a , 1 3 b , 1 3 c , 1 3 d がリングデータパス15および共通パス16によ り桔合されており、第1図の画像メモリるとうは それぞれパスパツファ17、18により共通パス 16にそれぞれ結合される。ユニツト13aは、 プロセサ 8 a、システムメモリ 9 a、画像メモリ 10a、コミユニケーションメモリ11a、リン グコントローラ 1 4 a、 D M A コントローラ 2 2 a, NANUTT19a, 20a, 21 a LLb 構成される。 12 a は内部パスである。他のユニ ツト 1 3 b ~ 1 3 d もまた、ユニツト 1 3 a と同 一の構成を有する。ユニット13a~13d K 関 連する構成要素には、振字a~dを付して、以下 に説明を行なう。DMAは、Direct Memory Access の略である。

像メモリ3の領域29aがユニット1の画像メモリ10aに転送される場合、DMAコントローラと2aが共通パス16のパスコントるのDMAコントローラと2でもで動作する6のパスコントる6のパスコントのBMAコントのBMAコントのBのBで動作すると、であるとのである。とができ、このとはユニット13b~13dについても同様である。

一方、第5 図に示す分割された領域 29 a~29 dの中の境界部付近の領域 301~30 8の情報を集め、第6 図に示すコミュニケーションメモリ11 aの領域 311~31 8には、領域 301~30 8のストア内容がそれぞれ格納される。コミュニケーションメモリ11 a は残余のユニット13 b~13

一つの段階の並列処理が終了すると、次の並列処理に向けて以下の作業が行なわれる。まずユニット 1 3 a では処理結果を画像メモリ 1 0 a に格納し、パッファ 1 9 a を閉じ、パッファ 2 0 a 。 2 1 a を開けることにより、画像メモリ 1 0 a とコミユニケーションメモリ 1 1 a とを内部パス 1

3 d においても上記の手順で転送が行なわれ、最後にユニット 1 3 d がユニット 1 3 a ~ 1 3 c に 外理 準備完了の通知を リングデータバス経由で行な 5 。各ユニット 1 3 a ~ 1 3 d は、バスパッファ 2 0 , 2 1 を 閉じることにより、 画像メモリ 1 0 、 コミユニケーションメモリ 1 1 を 内部パス 1 2 に 結合し、 処理を 開始する。 第 9 図に情報の 転送経路を 簡略 化して示す。

処理がすべて完了すると、ユニット13aは、 DMAコントローラ221に指令を出し、ユニット13a~13dの歯像メモリ10a,10b,10c,10dを歯像メモリ5に転送する。ため 共通パス経由DMA転送方式の実現は、GPも財 大がブタ(米国テキサスインスツルメンツ社関の 商易となる。以下本方式と第10図に示すで、方 3a~13dの台数をN、各ユニット13a~13dの台数をN、各ユニット13a~13dが1回当たり転送する情報をMワード

2 a より切り離す。 ユニット 1 3 b ~ 1 3 d でも 同様に上記の動作を行つた後、ユニツト13a に、 リングデータバス15を介してあらかじめ決めら れた情報を送信し、上記動作の完了を通知する。 送信の手順は第7図に示すとおりである。ユニツ ト13 a は 第8 図 に 示す手順で情報を受信し、 そ の内容を判別して、ユニット13b~13dの上 記動作終了を維祕する。その後内部パス122を 介して D M A コントローラ 2 2 a に指令を出し、 **町像メモリ10a内の領域301。302を全ュ** ニット13a~13d内のコミユニケーションメ モリ内の領域 3 1 1 . 3 1 2 亿 転送させる。 D M Aコントローラ22aは転送を完了すると、プロ セサ8aK割り込みにより転送完了を通知し、ブ ロセサ8aはリングデータバス15を介してユニ ツト13bのプロセサ8bに 転送完了を表わす情 戦を射7凶に示す要領で送信し、ユニット13b のプロセサ 8 b がこの情報を第 8 図に示す要額で 受信して今度は、ユニット13 b において上記手 順の転送が行なわれる。以下ユニット13c,1

信回数 L 回、共通パス獲得に必要を手続きの所要 時間を t 0、リングデータパス 1 5 に情報を送信 するための手続きの所要時間を t 1、1 ワード当 たりの転送時間を t 2 とすると、第 1 0 図の従来 方式による転送所要時間 T 0 は、パスコントロー ラ 3 2 が転送要求をシリアルに処理するため、

T 0 = L (N t 0 + M t 2) …(1) となり一方、本方式による転送所要時間 T 1 は、 上記の説明により、

T 1 = L (t 1 + M t 2) …(2) となる。 ことで t 1 は t 0 と同程度であるから、本方式では、転送に要する時間が従来方式による場合より、

L (N - 1) t 0

時間だけ短縮される。従つてユニット13a~1 3dの台数 N が多くなると、本方式による効果が 一層大きくなる。

本発明の方式では、以下のような効果が得られる。

(1)プロセサは、画像情報転送中でも処理をロー

カルに進めることができるので、この間にも必要があればリングデータパスを用いて情報転送ができる。

- (2)情報転送経路が2重であるため、信頼性の高い装置が実現できる。
 - (3) ユニットの拡張性がある。
- (4) 専用のパスコントローラの設置は不要であり、 どのユニツトの D M A コントローラもパスコント ローラとなることができる。
- (5) リングパスコントローラが、送受信メイルボックスとリングデータパスとの間の情報(メイル)の交換を行なりため、プロセサのプログラム上の負担が低い。

4、図面の簡単な説明

第1図は画像処理装置の構成概要を示すプロック図、第2図は並列画像処理装置4を示すプロック図、第3図はリングコントローラ14aのプロック図、第4図は分割された画像情報を示す図、第5図は境界部画像情報を示す図、第6図はコミュニケーションメモリ11aを示す図、第7図は

送信動作を説明するためのフローチャート、第8 図は受信動作を説明するためのフローチャート、 第9図は画像情報の転送経路を示す図、第10図 は従来の方式を示すブロック図である。

4 … 並列画像処理装置、10 a … 画像メモリ、11 a … コミユニケーションメモリ、13 a ~ 13 d … ユニット、15 … リングデータバス、16 … 共通バス、17,18 … パツフア、19 a,2 0 a,21 a … パスパツフア、22 a … D M A コントローラ

代理人 弁理士 西教 圭一郎

